CISC и RISC процесори.
При CISC и RISC процесорите говорим за 64 - разрядни интегрални процесори. Тяхното основно отличие от предшествениците им е, че съвместяват операциите в своята работа. За целта са възможни различни структурни реализации на процесори, които се характеризират със своя вътрешен състав - процесор с акумулатор, процесор със стек, процесор с общи регистри, процесор със свръх-оперативна памет - кеш (cache) памет. Така, в своето непрекъснато "препускане" през инструкции и данни съвременните процесори трябва да имат съвместяване при двата типа съвременни технологии на централни процесори - CISC и RISC.
Технологията CISC (Complex Instruction Set Computer) е свързана с традиционните процесори, при които се поддържат множество инструкции, изпълнявани за различно време. Това време е в зависимост от типа на инструкцията, дължината, метода за адресиране на операндите и пр. В някои процесори изчисляването на резултата става на части поради разликата между дължината на реалните операнди и размера на входовете на АЛУ. Като правило в традиционният CISC-процесор инструкцията се реализира като група от няколко байта в паметта, като управлението се извършва от микропрограмно устройство. Последното извлича конкретна микропрограма, съответстваща на изпълняваната инструкция, след което реализира последователност от действия - елементарни операции, определяни от включените в микропрограмата микроинструкции. Тази последователност се нарича “вътрешен цикъл”. Така всяка инструкция се изпълнява за различен брой стъпки (тактове) в зависимост от броя на микроинструкциите в тази микропрограма. Процесорната организация традиционно се описва чрез т.нар. програмен модел, който обединява програмно-достъпните регистри от структурата. Техният състав и предназначение са различни за различните модели процесори, а дължината им зависи от дължината на машинната дума.
Типични CISC-процесорни модели, намерили своето приложение при изграждане на универсални и специализирани процесори, са тези с акумулатор (служебен регистър за временно съхраняване на данни), със стек (вид организация на безадресна памет), с разширена група от регистри с общо предназначение и др.
Технологията RISC (Reduced Instruction Set Computer) е развита в началото на 80-те години като алтернатива на универсалните процесори с микропрограмна архитектура и разширен състав на системата от инструкции. RISC-процесорите работят с ограничено множество от инструкции и се характеризират със следното:
- броят на инструкциите и различните видове адресиране на операндите са намалени (ограничени са до най-необходимите) и са въведени явни команди за зареждане и запис (Load/Store архитектура) на регистрите;
- използват се прости инструкции с еднаква дължина, равна на дължината на машинната дума и общ формат (определя еднакъв и минимален брой тактове за изпълнение на инструкциите);
- операциите са от тип регистър-регистър с три адресна структура от типа (R1)+(R2) R3, които се изпълняват за един машинен такт (това налага голям брой регистри);
- премахва се микропрограмното управление (използва се твърда логика за всяка инструкция);
- комуникациите с паметта са на основата на инструкции за зареждане и съхраняване на данни;
- избегнати са закъсненията при преходи;
- възможност за изпълнение на 1,5 команди на такт чрез прилагане на конвейеризация на микро ниво и вградена кеш-памет.
При RISC-процесорите се търси ефективно натоварване (запълване) на вътрешния конвейер, което води до по-висока производителност. За целта управляващото програмно осигуряване трябва да поддържа ефективна конвейеризация на RISC-инструкциите, което се подпомага от опростеното предварително извличане и изпълнение. Равномерните по дължина инструкции водят до увеличено запълване на конвейера и оптимално използване на регистровата памет на процесора.
Коментари: